PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-128481

(43) Date of publication of application: 16.05.1990

(51)Int.CI.

H01L 33/00 H01S 3/18

(21)Application number: 63-281907

(71)Applicant: NEC CORP

(22)Date of filing:

07.11.1988

(72)Inventor: SUGIMOTO MITSUNORI


HAMAO NOBORU

(54) MANUFACTURE OF LIGHT EMITTING DEVICE

(57) Abstract:

PURPOSE: To decrease a buried region in area by a method wherein a light emitting region is composed of a buried wide gap layer whose quantum well is desordered by the diffusion of impurity to make a surface recombination very small and the buried region by a Zn diffusion is etched to remove so as to make a leakage current small.

CONSTITUTION: The followings are laminated and made to grow on an N-type GaAs substrate 1: an N-type clad layer 2 (AIXCGa1-XCAs, 0.45≤XC≤0.85, 0.8-3 µm thick); an active layer 3 (GaAs quantum well 100Å, Al0.5As0.5 barrier layer 50Å, five period multi-quantum well); a P-type clad layer 4 (AIXCGa1-XCAs, 0.8-3µm thick); and a P-type cap layer 5 (GaAs 1000-500Å thick). Then, two or more Zn layers 7 are formed through diffusion using an SiO2 mask 6 penetrating into the layer 2, the layers 7 are removed through a reactive ion etching method to leave a thin layer formed of the layer 7 on the



circumferential faces of the layers 5, 4, 3, and 2 left unremoved, and a recessed part is provided to the rear of the substrate 1 and a light emitting window 12 is provided there.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

⑪ 特 許 出 願 公 開

⑫ 公 開 特 許 公 報 (A)

平2-128481

Int. Cl. 5

識別記号

庁内整理番号

國公開 平成 2年(1990) 5月16日

H 01 L 33/00 H 01 S 3/18

7733-5F A 7377-5F

審査請求 未請求 請求項の数 1 (全5頁)

❷発明の名称

発光デバイスの製造方法

②特 昭63-281907 題

22出 昭63(1988)11月7日

杉本 個発 明

満 則 昇 東京都港区芝5丁目33番1号 日本電気株式会社内 東京都港区芝5丁目33番1号 日本電気株式会社内

@発 明 者 浜 尾 创出 題 人

東京都港区芝5丁目33番1号

日本電気株式会社 個代 理人 弁理士 内 原

明細會

発明の名称

発光デバイスの製造方法

特許請求の範囲

第1伝導型の第1クラッド層を成長する工程と、 - この第1クラッド層の上に量子井戸を含む活性層を 成長する工程と、この活性層の上に第2伝導型の第 2クラッド層を成長する工程と、第2クラッド層の 上側部分にエッチング及び不純物拡散を措止可能 な膜材を形成する工程と、この膜材をマスクとし て前記活性層の深さまでかあるいは前記活性層よ り深い部分まで第2伝導型の不純物を拡散する工程 と、前記膜材をマスクとしたエッチングを行なう ことにより前記膜材直下以外のの第2伝導型不純物 拡散領域を、除去する工程とを有する事を特徴と する発光デバイスの製造方法。

発明の詳細な説明

(産業上の利用分野)

本発明は発光ダイオード、半導体レーザ等の発 光デバイス、特に光集積回路に適した発光デバイ スの製造方法に関する

(従来の技術)

将来の光コンピュータ、光演算回路では、マト リスク状の発光デバイスが集積された光集積回路 が必要とされている。この様な光集積回路では1つ のチップに搭載する発光デバイスは100×100ある いは1000×1000程度でありこれまで以上に大規模 な集積化が必要となる。そこでこの様な集積回路 に従来の発光ダイオードを搭載する場合の動作電 流を考えてみる。1個当たり10mAの発光ダイオー ドを10⁵個集積すると

全電流=10mA×10⁶=1KA

となり、著しい発熱が予想される。そのため発光 ダイオードの動作電流を低減する必要がある。そ こで、動作電流を例えば10µAとすれば全電流は1A となり動作可能な値となる。しかしながら動作電 流10µAとしてある程度の輝度を確保するには面積

を小さくして電流密度をある程度確保する必要がある。電流密度を1KA/cm²とすると面積Sは

$$S = \frac{10\mu A}{1 \text{ K A/cm}^2} = 10^{-8} \text{cm}^2 = 1\mu \text{m}^2$$

となり1µm角のデパイスサイズとなる。従って上述 した目的には1µm角の程度に10µA程度流して動作 出来る発光効率の良好な発光ダイオードを実現す る必要がある。1µm角活性層に漏れ電流無しに流す ・には、メサエッチングが適していると考えられ る。すなわち第2図に示す様にダブルヘテロ(DH)構 造のウェハーに1µm角のメサをエッチングによって 形成すれば良い。層構造は異なるが、同様なエッ チングがJ.L.Jewellらの論文(アプライドフィジッ クスレターズ 51巻94ページ1987年)に示されてい る。しかしながら、この場合のデバイスサイズが キャリアの拡散長(1-5µm)に比べて小さいため、 デバイス側面の表面再結合の影響を強く受ける事 となる。GaAs等の半導体においては表面再結合速 度は107cm/secと大きいため活性層のキャリアが発 光再結合する前に表面において非発光で再結合し

(3)

たダブルヘテロ(DH)構造にZn拡散領域35が形成された構造である。Zn拡散は選択的に行なわれ1μm角の発光領域36がZn拡散されておらず、これ以外のMQW活性層33はZn拡散による無秩序化によってバンドギャップが増大している。このため発光領域36のMQW活性層33が埋め込まれた構造が実現し、これによって横方向のキャリアの閉じ込めが有効に行なわれる。しかしながら、この構造では無効電流が大きい欠点がある。すなわち、発光領域36に10μA程度流した場合に、同程度以上の漏れ電流がZn拡散領域35に流れてしまうためである。

そこで本発明の目的は、上述した様な表面再結合の影響が無く、かつ漏れ電流が小さく、又再現性均一性に優れた発光デバイスの製造方法を提供する事にある。

(問題点を解決するための手段)

以上の問題点を解決するために本発明の発光デバイスの製造方法では第1伝導型の第1クラッド層を成長する工程と、この第1クラッド層の上に量子井戸を含む活性層を成長する工程と、この活性層

てしまう事となる。この様な影響は、デバイスの大きさがキャリアの拡散長以下になった時に非常に強くなるため上述した様な1µm角の発光ダイオードでは、強く表面再結合の影響を受けて発光効率が劣化するという問題点があった。

上述した表面再結合の影響を避けるために、ワイドギャプ半導体とのヘテロ接合が良くしられている。たとえばGaAs活性層へはAlGaAsを形成すれば良い。しかしながら1µm角のメサ側面に再現性良くAlGaAs等の半導体を再成長する事は非常に困難である。そこでZn拡散等の不純物拡散を用いて母子井戸を無秩序化する方法が有望である。するかち不純物拡散によって量子井戸とバリアの半導体元素の相互拡散を促進しその拡散部分での量子井戸のバンドギャップを増大させる方法である。この様な方法はA. Kurobeらの論文(エレクトロニクスレターズ22巻1117ページ1986年)に示されている。この方法を用いれば第3図に示す様な構造が実現出来る。すなわち、多重量子井戸(MQW)活性層33がn型クラッド層32およびp型クラッド層34ではさまれ

(4)

の上に第2伝導型の第2クラッド層を成長する工程と、第2クラッド層の上側部分にエッチング及び不純物拡散を措止可能な膜材を形成する工程と、この膜材をマスクとして前記活性層の深さまでかあるいは前記活性層より深く第2伝導型の不純物を拡散する工程と、前記マスクを用いて前記膜材直下以外にある第2伝導型の不純物拡散領域をエッチングによって除去する工程を含む事を特徴とする。(作用)

本発明による発光デバイスの製造方法では、発 光領域を、不純物拡散によって量子井戸が無秩序 化されて出来るワイドギャップ層で埋め込んでい る。このため表面再結合は非常に小さくなる。

又、漏れ電流については2n拡散による埋め込み 領域をエッチングによって除去する事によって埋 め込み領域の面積を飛躍的に低減される。このた め漏れ電流を減少させる事が出来る例えば、理論 計算では、漏れ電流がエッチングしない場合には 100pA程度あるのに対しエッチングによって埋め込 み領域を小さくした場合には1µA以下となる事が期待される。

次に本発明の実施例について図面を参照して詳細に説明する。第1図は本発明の一実施例の発光ダイオードの製造方法を示す断面図である。まず第1図(a)に示す様にn型GaAs基板1上n型クラッド層2(n-Al_{xc}Ga_{1-xc}As, 0.45≤X_c≤0.85, 厚 さ0.8~

(7)

さ以上であれば良く、エッチング精度もあまり要求されないため、エッチングの失敗が少ない利点がある。次に第1図(c)に示される様にSiN膜9を形成しメサ8上部のみSiN膜9を除去する。最後にp型電極10、n型電極11、発光用窓穴に12を形成して完成する。

以上説明した様に、本発明の製造方法ではZn拡 散層7をエッチングによって除去するため面積が小 さくなって漏れ電流が小さく、又、エッチングマ スクと拡散マスクを同じものを用いる事によって 均一性再現性に優れた発光ダイオードを製作出来 る。

以上述べた実施例では活性層を多重量子井戸としたがこれに限らず光ガイド層/単一量子井戸/光ガイド層の3層構造としても良い。又、本実施例では材料系としてAlGaAs/GaAs系を用いたがこれに限らずInGaAsP/InP系InGaAlAs/InP系等の他の材料において適用可能な事は言うまでも無い。又以上述べた実施例では拡散不純物としてZnを用いたがこれに限らずMg、Si等の他の不純物を用いても良

3µm)、活性層3(GaAs母子井戸100Å/Al_{0.5}Ga_{0.5}Asバ リア層50Å5周期多重量子井戸)、P型クラッド層(p-AlxcGa1-xcAs、厚さ0.8~3µm)、p型キャップ層(p-GaAs、厚さ1000~500Å)を結晶成長する。次ぎにホ トリソグラフィ技術によってSiO2等からなるマス ク6(2~3µm角、厚さ3000~10000Å)を形成しそれを マスクとしてZn拡散層7を形成する。次ぎにリアク ティブイオンピームエッチング(RIBE)技術等のド ライエッチング技術を用い、マスク6以外のZn拡散 層7を除去する。このときマスク6の内側に形成さ れたZn拡散層7aはエッチングされずに残る。この Zn拡散層7aの幅は約0.5~1µm程度であるので、マ スク6の幅を2μm~3μm角に設定しておくことに よって発光領域となる活性層3aの幅は1µm程度と なる。又、Zn拡散領域7aの面積は活性層3aの面積 と同じ位に小さいために漏れ電流が小さく発光効 率は高い。又エッチングの際にZn拡散の際に用い たマスク6を再び用いるために目合わせの必要が無 く歩留まり均一性再現性良く発光ダイオードを製 造出来る。又、エッチングの深さはZn拡散層7の深

(8)

い。ただしSi等のn型不純物ではn型基板上にDH構 造を形成する必要がある。又、以上述べた実施例 ではマスクとして区形マスクを用いたがこれに限 らず円形、三角形等のいかなる形のマスクを用い ても良い。又、本実施例では発光ダイオードを製 作したがこれに限らずメサ側面を光学的に平坦な 面としてSiN膜と金からなるミラーを側面に形成す る事によって、1µm程度の微小キャピティーを形成 するとコヒーレントな発光を得る事が可能とな る。すなわちこの微小キャビティーのモード間隔 は50nm程度となるため、発光スペクトル中に一つ のモードしか許容されずに、シャープな発光スペ クトルが期待される。このキャビティは横方向以 外に層方向にも形成する事が可能であり、この場 合には発光用窓12に数100Åの全てを蒸着すること . によって半透明ミラーを形成し反射率を高める必 要がある。層方向反射膜として半導体多層膜も利 用出来る。又、本実施例では発光窓を基板側に穴 を設けて形成したがこれに限らずp型キャップ層側 のp型電極発光窓穴を設けるか、このp型電極を半 透明電極として発光窓としても良い。又、本実施例ではデバイスサイズとして2~3µmとしたがこれに限らずキャリア拡散長以下(この場合は5µm以下)のサイズのデバイスに本発明を適用すれば改善効果が大きい。


図面の簡単な説明

第1図(a)~(c)は本発明の一実施例の発光ダイオードの製造方法を示した工程図である。第2図は第1の従来技術による発光ダイオードの斜視図である。第3図は第2の従来技術による発光ダイオードの断面図である。

図中、1はn型GaAs基板、2はn型クラッド層3及び3aは活性層、4はp型クラッド層、5はp型キャップ層、6はマスク、7及び7aはZn拡散層、8はメサ、9はSiN膜、10はp型電極、11はn型電極、12は発光用窓、21はn型クラッド層、22は活性層、23はp型クラッド層、31はn型GaAs基板、32はn型クラッド層、33はMQW活性層、34はp型クラッド層、35はZn拡散領域、36は発光領域である。


代理人 弁理士 内原 晋

(11)



第 2 図

•



第 3 図

